Libro

Inside the Machine: ทำความเข้าใจการทำงานของ CPU ผ่านภาพและการเปรียบเทียบ

หนังสือของ Jon Stokes จาก No Starch Press อธิบาย microprocessor architecture ตั้งแต่ pipelining ถึง Core 2 Duo บทความนี้สรุปจากสารบัญ คำนำ บทนำ และบทที่ 4 ที่สำนักพิมพ์เปิดให้อ่านฟรี

ทีมบรรณาธิการ Libro · 25 ตุลาคม 2569 · แก้ไขล่าสุด 27 ตุลาคม 2569 · อ่านประมาณ 4 นาที

ภาพประกอบบทความ: ปกหนังสือ Inside the Machine โดย Jon Stokes

ขอบเขตของบทความ: สรุปจากการอ่านตัวอย่างที่ No Starch Press เผยแพร่ ได้แก่ สารบัญละเอียด คำนำ บทนำ และบทที่ 4 Superscalar Execution รวมกับข้อมูลจากหน้าสำนักพิมพ์ ยังไม่ได้อ่านบทอื่น ข้อสังเกตเรื่องบทที่เหลือมาจากสารบัญและบทนำเท่านั้น

นักพัฒนาซอฟต์แวร์จำนวนมากเขียนโค้ดได้ดีโดยไม่เคยรู้ว่า CPU ทำงานกับคำสั่งเหล่านั้นอย่างไร แต่เมื่อต้องปรับประสิทธิภาพ เช่น โค้ดที่ไวต่อ cache หรือ branch prediction ความรู้ส่วนนี้มีผลมาก ปัญหาคือตำรา computer architecture มาตรฐานมักยากเกินไปสำหรับคนที่ไม่ได้เรียนวิศวกรรมคอมพิวเตอร์โดยตรง

หนังสือเล่มนี้ว่าด้วยอะไร

Inside the Machine: An Illustrated Introduction to Microprocessors and Computer Architecture เขียนโดย Jon Stokes ตีพิมพ์โดย No Starch Press ในชุด Ars Technica Library เมื่อธันวาคม 2006 ความยาว 320 หน้า (หน้าหนังสือของ No Starch Press) หน้าสำนักพิมพ์ระบุว่าผู้เขียนเป็นผู้ร่วมก่อตั้ง Ars Technica และเป็น Senior CPU Editor ของเว็บไซต์

No Starch Press อธิบายว่าหนังสือใช้การเปรียบเทียบและภาพสีเต็มรูปแบบเพื่ออธิบายการทำงานของไมโครโปรเซสเซอร์ ครอบคลุมโปรเซสเซอร์จาก Intel, IBM และ Motorola และหัวข้ออย่าง branch prediction, RISC กับ CISC, memory hierarchy และ 64-bit computing

เนื้อหาครอบคลุมหัวข้ออะไร

สารบัญมี 12 บท (ตัวอย่างบทที่ 4 ที่ลิงก์จาก หน้าหนังสือของ No Starch Press):

ช่วงเนื้อหา

บท

หัวข้อตามสารบัญ

แนวคิดพื้นฐาน

1–4

Basic Computing Concepts, The Mechanics of Program Execution, Pipelined Execution, Superscalar Execution

สายผลิตภัณฑ์ Intel และ PowerPC

5–8

The Intel Pentium and Pentium Pro, PowerPC Processors: 600 Series, 700 Series, and 7400, Pentium 4 vs. G4e (สองบท)

64 บิตและ G5

9–10

64-Bit Computing and x86-64, The G5: IBM's PowerPC 970

หน่วยความจำและชิปรุ่นใหม่

11–12

Understanding Caching and Performance, Intel's Pentium M, Core Duo, and Core 2 Duo

บทนำอธิบายโครงของเล่มว่าสี่บทแรกใช้โปรเซสเซอร์จำลองชื่อ DLW เพื่ออธิบายแนวคิดพื้นฐาน ช่วงกลางเล่มศึกษาสาย Pentium และ PowerPC ตามลำดับเวลาด้วยแนวทางที่ผู้เขียนเรียกว่า comparative anatomy คืออธิบายฟีเจอร์ใหม่ของแต่ละรุ่นโดยเทียบกับรุ่นก่อนหน้าหรือคู่แข่ง

แนวคิดที่น่าสนใจจากตัวอย่างที่อ่าน

  • อุดช่องว่างระหว่างตำราสองระดับ บทนำระบุว่าหนังสือตั้งใจอยู่ระหว่างตำราคลาสสิกของ Hennessy และ Patterson ที่ยากกว่า กับหนังสือที่ง่ายเกินไปสำหรับผู้อ่านที่ไม่ใช่ผู้เชี่ยวชาญแต่มีความตั้งใจ

  • อ่านตามลำดับ ผู้เขียนแนะนำให้ผู้อ่านระดับเริ่มต้นและกลางอ่านเรียงบท เพราะแต่ละบทสมมติว่าผู้อ่านรู้เนื้อหาบทก่อน ส่วนผู้อ่านที่มีพื้นอยู่แล้วใช้แต่ละบทแยกกันได้

  • Superscalar อธิบายผ่าน DLW-2 บทที่ 4 ขยายโปรเซสเซอร์จำลองเป็น DLW-2 ที่มี ALU สองตัวเพื่อทำคำสั่งคำนวณสองคำสั่งพร้อมกัน และชี้ว่าแม้ภายในจะเปลี่ยนไป programming model ที่โปรแกรมเมอร์เห็นยังเหมือนเดิม บทนี้ยังเล่าที่มาของ Intel 4004 ในปี 1971 ว่าเป็นไมโครโปรเซสเซอร์ชิปเดียวตัวแรกของโลก

  • มุมมองของผู้เขียน คำนำบอกว่าผู้เขียนพยายามเขียนหนังสือที่ตัวเองอยากอ่านตอนเป็นนักศึกษาวิศวกรรมคอมพิวเตอร์ คือเห็นภาพรวมแต่มีรายละเอียดพอให้เข้าใจหลักการออกแบบ

พื้นฐานที่ควรมีก่อนอ่าน

บทนำระบุว่าผู้อ่านที่มีประสบการณ์ใช้คอมพิวเตอร์และเคยเขียนสคริปต์หรือโปรแกรมแม้เพียงเล็กน้อยควรอ่านจบได้ และจะเข้าใจการจัดระเบียบระดับสูงของโปรเซสเซอร์สมัยใหม่ (ตัวอย่างบทที่ 4 ที่ลิงก์จาก หน้าหนังสือของ No Starch Press) หน้าสำนักพิมพ์ระบุกลุ่มผู้อ่านว่าเป็นนักศึกษาวิทยาศาสตร์และวิศวกรรม ผู้ทำงานด้าน IT และธุรกิจ และผู้สนใจฮาร์ดแวร์

เหมาะกับใคร และใครควรเริ่มจากเล่มอื่นก่อน

  • เหมาะ กับนักพัฒนาหรือนักศึกษาที่อยากเข้าใจ pipelining, superscalar execution, cache และ branch prediction ในระดับแนวคิดก่อนเปิดตำราที่ลงลึกกว่า รวมถึงคนที่เขียนโค้ดที่ต้องการประสิทธิภาพสูงและอยากรู้ว่าฮาร์ดแวร์ทำอะไรกับโค้ด

  • ควรเลือกเล่มอื่น ถ้าต้องการข้อมูลโปรเซสเซอร์รุ่นปัจจุบัน เพราะบทสุดท้ายจบที่ Core 2 Duo ในปี 2006 หรือถ้าต้องการตำราออกแบบวงจรดิจิทัลระดับลึก

ข้อจำกัดของข้อมูลที่ใช้ในบทความนี้

  • อ่านเฉพาะสารบัญ คำนำ บทนำ และบทที่ 4 ช่วงต้น บทอื่นสรุปจากสารบัญและบทนำเท่านั้น

  • เนื้อหาเรื่องชิปเฉพาะรุ่นเป็นภาพ ณ ปี 2006 แนวคิดพื้นฐานอย่าง pipelining และ caching ยังใช้ได้ แต่รายละเอียดของชิปรุ่นใหม่ไม่อยู่ในเล่ม

  • ISBN ไม่ตรงกัน แคตตาล็อกของ Libro ใช้ 9781593271329 ซึ่ง Open Library ไม่มีบันทึก หน้า No Starch Press แสดง 9781593276683 ส่วน Open Library ระบุฉบับปกแข็ง 9781593271046 ว่า No Starch Press 30 พฤศจิกายน 2006 ความยาว 320 หน้า (Open Library)

  • No Starch Press มีไฟล์ errata ของเล่มนี้ ซึ่งบทความนี้ไม่ได้เปิดอ่าน

แหล่งอ้างอิง

  • Inside the Machine · No Starch Press · คำอธิบายหนังสือ วันที่ตีพิมพ์ จำนวนหน้า สารบัญย่อ และประวัติผู้เขียน

  • Inside the Machine: sample chapter 4 (PDF ที่ลิงก์จากหน้าหนังสือของสำนักพิมพ์) · No Starch Press · สารบัญละเอียด คำนำ บทนำ และบทที่ 4

  • Open Library: 9781593271046 · Internet Archive · ข้อมูลฉบับปกแข็ง สำนักพิมพ์ วันที่ และจำนวนหน้า

  • ปกหนังสือ Inside the Machine

    Inside the Machine

    Jon Stokes

    No Starch Press เปิดตัวอย่างบทที่ 4 Superscalar Execution พร้อมสารบัญละเอียด และหนังสือใช้โปรเซสเซอร์จำลอง DLW อธิบายแนวคิดก่อนไปถึงชิปจริง

    ดูรายละเอียด

บทความนี้อ่านจบได้ในตัวเอง หนังสือด้านบนคือจุดต่อยอดสำหรับผู้ที่ต้องการศึกษาลึกขึ้น